Máquina de Estados

Máquina de Estados Uno de los aspectos más destacados y frecuentes en los diseños Verilog, es la realización de máquinas de estados. En esta sección, se propone un método para la estructuración de una máquina de estados, empleando tres procesos. Asignación asíncrona del siguiente estado, partiendo de de las entradas al diseño y del estado […]

Leer más

Contadores y Clocks

Diseño de Contadores y Clocks El diseño de contadores y clocks (señales de reloj) regulan la lógica de las señales para que los sistemas secuenciales puedan correr a una velocidad óptima. Para la generación de estímulos se utilizan los procesos initial y always. La elección de éstos viene determinada por las características de las señales a generar. Dependiendo […]

Leer más

Estructura Case

Estructura Case La sentencia case evalúa una expresión y en función de su valor ejecutará la sentencia o grupo de sentencias agrupadas en el primer caso que coincida. Si existen varias sentencias se deben agrupar en un bloque begin-end. Si no se cubren todos los posibles valores se debe hacer uso del caso por defecto, […]

Leer más

Introducción a Verilog

Introducción a Verilog Descripción de Software Introducción a Verilog es un lenguaje de descripción de hardware (HDL), es ideal para la programación sencilla de FPGA’s Altera, este lenguaje soporta el diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta a diferentes niveles de abstracción. Los diseñadores de Verilog querían un lenguaje con […]

Leer más

Como Instalar Quartus II y Crear un Proyecto Nuevo

Introducción En este tutorial se explicara como instalar el programador de FPGA’s y CPLD’s de la familia Altera “Quartus II”. Los productos de Altera los puedes encontrar en nuestra pagina oficial  https://hetpro-store.com/tarjetas-es/desarrollo/altera-es/ Este es un software diseñado por Altera para el análisis y la síntesis de diseños realizados en HDL (Lenguaje de descripción de Hardware). […]

Leer más